Data structure behavior with variable cache size
Chování datových struktur při změnách velikosti vyrovnávací paměti
diploma thesis (DEFENDED)

View/ Open
Permanent link
http://hdl.handle.net/20.500.11956/85650Identifiers
Study Information System: 175493
Collections
- Kvalifikační práce [10135]
Author
Advisor
Referee
Mareš, Martin
Faculty / Institute
Faculty of Mathematics and Physics
Discipline
Discrete Models and Algorithms
Department
Computer Science Institute of Charles University
Date of defense
7. 6. 2017
Publisher
Univerzita Karlova, Matematicko-fyzikální fakultaLanguage
English
Grade
Excellent
Keywords (Czech)
cache-oblivious datové strukturyKeywords (English)
cache-oblivious data structuresCache-oblivious algoritmy jsou dobře prostudované v situaci, kdy velikost cache zůstává konstantní. V posledních letech byla zkoumána i situace s pro- měnlivou velikostí cache. Naší motivací jsou programy běžící pseudo-paralelně a sdílející jedinou cache. Tato práce studuje tento model cache a generalizuje dva předchozí modely zkoumané v literatuře. Zavádíme také nový model cache, takzvaný hloubkový model, kde se ke stránkám přistupuje podle jejich hloubky v LRU cache místo jejich adres. Tento model nám umožňuje konstruovat al- goritmy, které působí libovolný počet cache missů předepsaný funkcí, kterou lze spočítat bez způsobení cache missu. Nakonec ukážeme, že dva algoritmy splňující podmínku regularity a běžící pseudo-paralelně způsobí asymptoticky stejné množství cache missů jako kdyby běžely sériově, za předpokladu, že použitá cache splňuje předpoklad tall-cache.
Cache-oblivious algorithms are well understood when the cache size remains constant. Recently variable cache sizes have been considered. We are motivated by programs running in pseudo-parallel and competing for a single cache. This thesis studies the underlying cache model and gives a generalization of two models considered in the literature. We give a new cache model called the "depth model" where pages are accessed by page depths in an LRU cache instead of their ad- dresses. This model allows us to construct cache-oblivious algorithms that cause a certain number of cache misses prescribed by an arbitrary function computable without causing a cache miss. Finally we prove that two algorithms satisfying the regularity property running in pseudo-parallel cause asymptotically the same number of cache misses as their serial computations provided that the cache is satisfying the tall-cache assumption.