Show simple item record

Green Clusters
dc.contributor.advisorGalamboš, Leo
dc.creatorVašut, Marek
dc.date.accessioned2017-05-27T02:02:05Z
dc.date.available2017-05-27T02:02:05Z
dc.date.issued2015
dc.identifier.urihttp://hdl.handle.net/20.500.11956/67095
dc.description.abstractPráce se zabývá možnostmi snížení spotřeby soudobého počítačového clusteru pomocí použití hardwarových komponentů s nízkou spotřebou. Na clusteru je provozována implementace algorithmu Map-Reduce a výpočetní jednotky jsou sestaveny ze systémů s procesory ARM nebo systémů s procesory kombinujícími ARM a FPGA v jednom pouzdře. Chování clusteru je rozebráno z pohledu jak výpočetního výkonu, tak z pohledu spotřeby energie. Práce se zabývá problémy a obtížemi objevujícími se při integraci systémů na bázi architektury ARM, hlavně pak kombinovaných systémů obsahujících k ARM ještě FPGA, do frameworku Map-Reduce. Samotný Map-Reduce framework je podroben zkoumání, aby byly identifikovány nejhrubší problémy při jeho nasazení v prostředí architektury ARM. 1cs_CZ
dc.description.abstractThe thesis evaluates the viability of reducing power consumption of a contem- porary computer cluster by using more power-efficient hardware components. The cluster in question runs an Map-Reduce algorithm implementation and the worker nodes consist of either systems with an ARM CPU or systems which combine both an ARM CPU and an FPGA in a single package. The behavior of such cluster is discussed from both performance side as well as power consumption side. The text discusses the problems and peculiarities with the integration of an ARM-based and especially the combined ARM-FPGA-based systems into the Map-Reduce framework. The Map-Reduce framework performance itself is eval- uated to identify the gravest performance bottlenecks when using the framework in the environment with ARM systems. 1en_US
dc.languageEnglishcs_CZ
dc.language.isoen_US
dc.publisherUniverzita Karlova, Matematicko-fyzikální fakultacs_CZ
dc.subjectMap-Reducecs_CZ
dc.subjectEnergy-efficientcs_CZ
dc.subjectARMcs_CZ
dc.subjectFPGAcs_CZ
dc.subjectBig-Datacs_CZ
dc.subjectMap-Reduceen_US
dc.subjectEnergy-efficienten_US
dc.subjectARMen_US
dc.subjectFPGAen_US
dc.subjectBig-Dataen_US
dc.titleGreen Clustersen_US
dc.typediplomová prácecs_CZ
dcterms.created2015
dcterms.dateAccepted2015-02-03
dc.description.departmentDepartment of Distributed and Dependable Systemsen_US
dc.description.departmentKatedra distribuovaných a spolehlivých systémůcs_CZ
dc.description.facultyMatematicko-fyzikální fakultacs_CZ
dc.description.facultyFaculty of Mathematics and Physicsen_US
dc.identifier.repId96259
dc.title.translatedGreen Clusterscs_CZ
dc.contributor.refereeKruliš, Martin
dc.identifier.aleph001936090
thesis.degree.nameMgr.
thesis.degree.levelnavazující magisterskécs_CZ
thesis.degree.disciplineSoftwarové systémycs_CZ
thesis.degree.disciplineSoftware Systemsen_US
thesis.degree.programInformatikacs_CZ
thesis.degree.programComputer Scienceen_US
uk.faculty-name.csMatematicko-fyzikální fakultacs_CZ
uk.faculty-name.enFaculty of Mathematics and Physicsen_US
uk.faculty-abbr.csMFFcs_CZ
uk.degree-discipline.csSoftwarové systémycs_CZ
uk.degree-discipline.enSoftware Systemsen_US
uk.degree-program.csInformatikacs_CZ
uk.degree-program.enComputer Scienceen_US
thesis.grade.csDobřecs_CZ
thesis.grade.enGooden_US
uk.abstract.csPráce se zabývá možnostmi snížení spotřeby soudobého počítačového clusteru pomocí použití hardwarových komponentů s nízkou spotřebou. Na clusteru je provozována implementace algorithmu Map-Reduce a výpočetní jednotky jsou sestaveny ze systémů s procesory ARM nebo systémů s procesory kombinujícími ARM a FPGA v jednom pouzdře. Chování clusteru je rozebráno z pohledu jak výpočetního výkonu, tak z pohledu spotřeby energie. Práce se zabývá problémy a obtížemi objevujícími se při integraci systémů na bázi architektury ARM, hlavně pak kombinovaných systémů obsahujících k ARM ještě FPGA, do frameworku Map-Reduce. Samotný Map-Reduce framework je podroben zkoumání, aby byly identifikovány nejhrubší problémy při jeho nasazení v prostředí architektury ARM. 1cs_CZ
uk.abstract.enThe thesis evaluates the viability of reducing power consumption of a contem- porary computer cluster by using more power-efficient hardware components. The cluster in question runs an Map-Reduce algorithm implementation and the worker nodes consist of either systems with an ARM CPU or systems which combine both an ARM CPU and an FPGA in a single package. The behavior of such cluster is discussed from both performance side as well as power consumption side. The text discusses the problems and peculiarities with the integration of an ARM-based and especially the combined ARM-FPGA-based systems into the Map-Reduce framework. The Map-Reduce framework performance itself is eval- uated to identify the gravest performance bottlenecks when using the framework in the environment with ARM systems. 1en_US
uk.file-availabilityV
uk.publication-placePrahacs_CZ
uk.grantorUniverzita Karlova, Matematicko-fyzikální fakulta, Katedra distribuovaných a spolehlivých systémůcs_CZ


Files in this item

Thumbnail
Thumbnail
Thumbnail
Thumbnail
Thumbnail
Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record


© 2017 Univerzita Karlova, Ústřední knihovna, Ovocný trh 3-5, 116 36 Praha; email: dspace (at) is.cuni.cz

Za dodržení všech ustanovení autorského zákona jsou zodpovědné jednotlivé složky Univerzity Karlovy. / Each constituent part of Charles University is responsible for adherence to all provisions of the copyright law.

Upozornění / Notice: Získané informace nemohou být použity k výdělečným účelům nebo vydávány za studijní, vědeckou nebo jinou tvůrčí činnost jiné osoby než autora. / Any retrieved information shall not be used for any commercial purposes or claimed as results of studying, scientific or any other creative activities of any person other than the author.

DSpace software copyright © 2002-2015  DuraSpace
Theme by 
@mire NV