dc.contributor.advisor | Galamboš, Leo | |
dc.creator | Vašut, Marek | |
dc.date.accessioned | 2017-05-27T02:02:05Z | |
dc.date.available | 2017-05-27T02:02:05Z | |
dc.date.issued | 2015 | |
dc.identifier.uri | http://hdl.handle.net/20.500.11956/67095 | |
dc.description.abstract | Práce se zabývá možnostmi snížení spotřeby soudobého počítačového clusteru pomocí použití hardwarových komponentů s nízkou spotřebou. Na clusteru je provozována implementace algorithmu Map-Reduce a výpočetní jednotky jsou sestaveny ze systémů s procesory ARM nebo systémů s procesory kombinujícími ARM a FPGA v jednom pouzdře. Chování clusteru je rozebráno z pohledu jak výpočetního výkonu, tak z pohledu spotřeby energie. Práce se zabývá problémy a obtížemi objevujícími se při integraci systémů na bázi architektury ARM, hlavně pak kombinovaných systémů obsahujících k ARM ještě FPGA, do frameworku Map-Reduce. Samotný Map-Reduce framework je podroben zkoumání, aby byly identifikovány nejhrubší problémy při jeho nasazení v prostředí architektury ARM. 1 | cs_CZ |
dc.description.abstract | The thesis evaluates the viability of reducing power consumption of a contem- porary computer cluster by using more power-efficient hardware components. The cluster in question runs an Map-Reduce algorithm implementation and the worker nodes consist of either systems with an ARM CPU or systems which combine both an ARM CPU and an FPGA in a single package. The behavior of such cluster is discussed from both performance side as well as power consumption side. The text discusses the problems and peculiarities with the integration of an ARM-based and especially the combined ARM-FPGA-based systems into the Map-Reduce framework. The Map-Reduce framework performance itself is eval- uated to identify the gravest performance bottlenecks when using the framework in the environment with ARM systems. 1 | en_US |
dc.language | English | cs_CZ |
dc.language.iso | en_US | |
dc.publisher | Univerzita Karlova, Matematicko-fyzikální fakulta | cs_CZ |
dc.subject | Map-Reduce | cs_CZ |
dc.subject | Energy-efficient | cs_CZ |
dc.subject | ARM | cs_CZ |
dc.subject | FPGA | cs_CZ |
dc.subject | Big-Data | cs_CZ |
dc.subject | Map-Reduce | en_US |
dc.subject | Energy-efficient | en_US |
dc.subject | ARM | en_US |
dc.subject | FPGA | en_US |
dc.subject | Big-Data | en_US |
dc.title | Green Clusters | en_US |
dc.type | diplomová práce | cs_CZ |
dcterms.created | 2015 | |
dcterms.dateAccepted | 2015-02-03 | |
dc.description.department | Department of Distributed and Dependable Systems | en_US |
dc.description.department | Katedra distribuovaných a spolehlivých systémů | cs_CZ |
dc.description.faculty | Matematicko-fyzikální fakulta | cs_CZ |
dc.description.faculty | Faculty of Mathematics and Physics | en_US |
dc.identifier.repId | 96259 | |
dc.title.translated | Green Clusters | cs_CZ |
dc.contributor.referee | Kruliš, Martin | |
dc.identifier.aleph | 001936090 | |
thesis.degree.name | Mgr. | |
thesis.degree.level | navazující magisterské | cs_CZ |
thesis.degree.discipline | Softwarové systémy | cs_CZ |
thesis.degree.discipline | Software Systems | en_US |
thesis.degree.program | Informatika | cs_CZ |
thesis.degree.program | Computer Science | en_US |
uk.thesis.type | diplomová práce | cs_CZ |
uk.taxonomy.organization-cs | Matematicko-fyzikální fakulta::Katedra distribuovaných a spolehlivých systémů | cs_CZ |
uk.taxonomy.organization-en | Faculty of Mathematics and Physics::Department of Distributed and Dependable Systems | en_US |
uk.faculty-name.cs | Matematicko-fyzikální fakulta | cs_CZ |
uk.faculty-name.en | Faculty of Mathematics and Physics | en_US |
uk.faculty-abbr.cs | MFF | cs_CZ |
uk.degree-discipline.cs | Softwarové systémy | cs_CZ |
uk.degree-discipline.en | Software Systems | en_US |
uk.degree-program.cs | Informatika | cs_CZ |
uk.degree-program.en | Computer Science | en_US |
thesis.grade.cs | Dobře | cs_CZ |
thesis.grade.en | Good | en_US |
uk.abstract.cs | Práce se zabývá možnostmi snížení spotřeby soudobého počítačového clusteru pomocí použití hardwarových komponentů s nízkou spotřebou. Na clusteru je provozována implementace algorithmu Map-Reduce a výpočetní jednotky jsou sestaveny ze systémů s procesory ARM nebo systémů s procesory kombinujícími ARM a FPGA v jednom pouzdře. Chování clusteru je rozebráno z pohledu jak výpočetního výkonu, tak z pohledu spotřeby energie. Práce se zabývá problémy a obtížemi objevujícími se při integraci systémů na bázi architektury ARM, hlavně pak kombinovaných systémů obsahujících k ARM ještě FPGA, do frameworku Map-Reduce. Samotný Map-Reduce framework je podroben zkoumání, aby byly identifikovány nejhrubší problémy při jeho nasazení v prostředí architektury ARM. 1 | cs_CZ |
uk.abstract.en | The thesis evaluates the viability of reducing power consumption of a contem- porary computer cluster by using more power-efficient hardware components. The cluster in question runs an Map-Reduce algorithm implementation and the worker nodes consist of either systems with an ARM CPU or systems which combine both an ARM CPU and an FPGA in a single package. The behavior of such cluster is discussed from both performance side as well as power consumption side. The text discusses the problems and peculiarities with the integration of an ARM-based and especially the combined ARM-FPGA-based systems into the Map-Reduce framework. The Map-Reduce framework performance itself is eval- uated to identify the gravest performance bottlenecks when using the framework in the environment with ARM systems. 1 | en_US |
uk.file-availability | V | |
uk.publication.place | Praha | cs_CZ |
uk.grantor | Univerzita Karlova, Matematicko-fyzikální fakulta, Katedra distribuovaných a spolehlivých systémů | cs_CZ |
dc.identifier.lisID | 990019360900106986 | |